

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

: Atty. Docket: 02-GR2-210

Arnaud DELEULE

: Group Art Unit: 2826

Serial No. 10/699,613

: Confirmation No. 9932

Filed: October 30, 2003

For: DEVICE FOR DETERMINING THE MASK VERSION UTILIZED

FOR EACH METAL LAYER OF AN INTEGRATED CIRCUIT

CLAIM FOR PRIORITY UNDER 35 USC §119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

SIR:

Under the provisions of 35 USC §119, there is filed herewith a certified copy of French Application No. 02 13651 filed on October 31, 2002, in accordance with the International Convention for the Protection of Industrial Property, 53 Stat. 1748, under which Applicants hereby claim priority.

Respectfully submitted,

ъ.

By:

Reg. No. 35,171

Customer No. 23334

Fleit, Kain, Gibbons, Gutman, Bongini & Bianco P.L.

551 NW 77th Street

Suite 111

Boca Raton, Florida 33487

Telephone: (561) 989-9811

Facsimile: (561) 989-9812

,	·. ·



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI

REQUÊTE EN DÉLIVRANCE 1/2

800 Paris Cedex 08	
léphone : 01 53 04 53 04 Télécopie : 01 42 94 36 54	wimpo(tant

Remplir impérativement la 2ème page.

			Cet imprimé est à remplir lisiblement à l'encre noire BB 540 W / 164400		
REMISPIES PIÈZPS	Réservé à l'INPI		1 NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE		
REMISER STATES OF LOOP			À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE		
75 INPI PARIS			CABINET BALLOT		
N° D'ENREGISTREMENT	0213651		Conseils en Propriété Industrielle		
NATIONAL ATTRIBUÉ PAR L'	INPI		122, Rue Edouard Vaillant		
DATE DE DÉPÔT ATTRIBUÉE	3 1 OCT. 2	002	92593 LEVALLOIS PERRET CEDEX		
PAR L'INPE		· · · · · · · · · · · · · · · · · · ·	Tél. 01.49.64.61.00 - Fax 01.49.64.61.30		
Vos références po			•		
(fucultatif) 016680					
Confirmation d'un	ı dépôt par télécopie		INPI à la télécopie		
2 NATURE DE L	A DEMANDE	Cochez l'une des	s 4 cases suivantes		
Demande de b	revet	x			
Demande de ce	ertificat d'utilité				
Demande divis	ionnaire				
	Demande de brevet initiale	N°	Date		
		N°	Date / /		
8	nde de certificat d'utilité initiale		in the second for the		
	d'une demande de		Date _/		
brevet europeer	n Demande de brevet initiale NVENTION (200 caractères ou		Aura a destruction of the state		
DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE DÉPÔT D'UNE DEMANDE ANTÉRIEURE FRANÇAISE		Pays ou organisat Date/ Pays ou organisat Date/ Pays ou organisat	/ N° ion / N° cion		
	,	Date	/ N°		
		☐ S'il y a d'a	autres priorités, cochez la case et utilisez l'imprimé «Suite»		
5 DEMANDEU	R	☐ S'il y a d'	autres demandeurs, cochez la case et utilisez l'imprimé «Suite»		
Nom ou dénomination sociale		STMICROELEC	TRONICS SA		
Prénoms					
Total January 1		Société Anonym			
11 011			.5 .9 .3 .8 .6		
Code APE-NAF [3 · 2 · 1 · B]					
Adresse	Rue	29, boulevard Ro	main Rolland		
	Code postal et ville		ONTROUGE		
Pays FRANCE					
Nationalité		FRANCAISE			
.Nº de télépho		-			
N° de télécopie (facultatif)					
Adresse électronique (facultatif)		l .			



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE 2/2

	Réservé à l'INPI		+	
REMISE BES PIEGES				
LIEU 75 INPI P				
FIEU CONTRACTOR			•	
N° D'ENREGISTREMENT	0213651			
NATIONAL ATTRIBUÉ PAR	L'INPI ·			D0 246 W 1 100 00
Vos références p	our ce dossier :	016680 VG/CC		
(facultatif) 6 MANDATAIR	-			
		BENTZ		
Nom		Jean-Paul		
Prénom		Cabinet BALLOT		
Cabinet ou So	ciéte	Caumer BALLOT		
N °de pouvoir de lien contra	permanent et/ou ctuel			
Adresse	Rue	122, rue Edouard Vaillant		
	Code postal et ville	92593 LEV	ALLOIS-PERRET CED	EX
N° de télépho	me (facultatif)	01.49.64.61.00		
N° de télécop	ie (facultatif)	01.49.64.61.30		
Adresse élect	ronique (facultatif)			
7 INVENTEUR	(S)			
Les inventeur	s sont les demandeurs			ition d'inventeur(s) séparée
8 RAPPORT D	E RECHERCHE	Uniquement pou	r une demande de breve	t (y compris division et transformation)
	Établissement immédiat ou établissement différé			
Paiement éch	nelonné de la redevance	Palement en deux versements, uniquement pour les personnes physiques Oui Non		
9 RÉDUCTION	I DU TAUX		r les personnes physique	
DES REDEV		\$		nvention (joindre un avis de non-imposition)
-		Requise antérieurement à ce dépôt (joindre une copie de la décision d'admission pour cette invention ou indiquer sa référence):		
	utilisé l'imprimé «Suite», nombre de pages jointes			
thundan to		1		
OU DU MAN	alité du signataire) \ ENTZ	Jan	·	VISA DE LA PRÉFECTURE OU DE L'INPI MME BLANCANEAUX

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

DISPOSITIF POUR LA DETERMINATION DE LA VERSION DE MASQUE UTILISEE POUR CHAQUE COUCHE METAL D'UN CIRCUIT INTEGRE

La présente invention se rapporte à un dispositif permettant la détermination de l'enchaînement des numéros de version des masques de photogravure mis en œuvre dans un processus de réalisation d'une puce, et notamment des masques métaux, la détermination automatique des numéros de version des masques correspondants à chaque couche métal pouvant avantageusement être effectuée d'un point de vue logiciel. L'invention concerne donc le domaine de la micro-électronique et plus particulièrement celui de la réalisation de puces désignant de manière générale tout type de composants électroniques à circuits intégrés.

5

10

15

20

25

Un circuit intégré est typiquement un dispositif électronique multi-couches qui comprend, par exemple, des régions source/drain formées dans un substrat de silicium (niveau transistor), une couche de polysilicium pour former une région de grille sur le substrat (niveau poly), ainsi qu'une pluralité de couches d'interconnexion (niveaux métaux). Pour fabriquer chacun de ces niveaux d'un circuit intégré, un ou plusieurs masques de gravure sont utilisés en combinaison avec des techniques standards de photogravure et d'attaques chimiques pour transférer les motifs respectifs de chacun des masques mis en œuvre au niveau des diverses couches du circuit intégré. En particulier, pour la réalisation de circuits intégrés complexes, un grand nombre de niveaux de masque sont requis et tous les masques de gravure utilisés pour la réalisation du circuit intégré complexe forment un jeu de masques donné qui est lié audit circuit intégré.

Chaque circuit intégré donné est en fait doté d'un numéro de version auquel se rapporte le jeu de masques correspondant à ladite version du circuit intégré. Chaque masque du jeu de masques ayant également son propre numéro de version.

En effet, quand une version améliorée d'un circuit intégré existant déjà doit être produite, dans le but par exemple de corriger certains défauts identifiés dans la topologie initiale du circuit, de nouvelles versions de masque sont générées pour chaque niveau où un (ou des) défaut(s) a (ont) été identifié(s), de façon à le

10

15

20

25

corriger. On insère donc une nouvelle version de masque où le défaut identifié a été corrigé à la place du masque existant défectueux dans le jeu de masques initial, générant ainsi une nouvelle version du circuit intégré. A chaque version améliorée d'un circuit intégré est alors attribué un nouveau numéro de version du circuit auquel est associé un jeu de masques correspondant. Ce numéro de version est la façon la plus simple de connaître la topologie des différentes couches du circuit intégré ainsi que les défauts référencés associés à chaque version du circuit intégré.

De multiples versions de masque peuvent donc être générées à partir d'une topologie initiale de circuit intégré, de façon à corriger des défauts identifiés dans certaines couches correspondantes. Il s'agit essentiellement des couches métaux. Dans le cadre de la présente invention, on s'intéressera donc plus particulièrement aux niveaux de masque métal, c'est-à-dire les niveaux de masque utilisés pour la réalisation des couches d'interconnexion.

Le numéro de version du circuit intégré est habituellement indiqué sur le boîtier du circuit, par sérigraphie par exemple. Ainsi, le numéro de version peut être accessible visuellement pour permettre à l'opérateur de déterminer la version de la puce et en conséquence le jeu de masques correspondant avec les versions de masque s'y rapportant.

Toutefois, lorsque le boîtier de la puce se trouve encarté par exemple, l'information concernant le numéro de version de la puce n'est plus disponible.

De plus, dans la phase de modélisation, l'approche consistant à lire visuellement le numéro de version d'une puce sur le boîtier de la puce peut être source d'erreurs à cause notamment d'une documentation vague ou imprécise des changements de masque requis pour chaque changement de version, ou à cause d'une éventuelle interprétation ou identification incorrecte par l'opérateur du jeu de masques adapté correspondant à chaque version.

Egalement, un autre inconvénient est que le numéro de version de la puce gravé sur le boîtier n'est pas exploitable d'un point de vue logiciel, ce qui est un handicap dans un contexte d'automatisation accrue de la gestion et de la validation

10

15

20

25

30

des différents numéros de version de chaque niveau de masque métal à utiliser pour une version de puce donnée.

Aussi, pour les puces comprenant une couche mémoire de type ROM, une solution consiste à indiquer le numéro de version de la puce dans un microprogramme embarqué dans la mémoire de la puce. Si des modifications sont nécessaires pour corriger un ou des défauts identifiés sur au moins un niveau de masque métal, au moins une nouvelle version de masque correspondant va être générée et le microprogramme va alors être également modifié de façon à indiquer le nouveau numéro de version de la puce. Ce microprogramme peut être interrogé par une application extérieure par l'intermédiaire de moyens logiciels, permettant ainsi d'identifier précisément le numéro de version de la puce et donc d'en tirer les conséquences pour ce qui est de la gestion des défauts à mettre en œuvre pour cette version.

Cette solution présente toutefois certains inconvénients. Notamment, dans un cas où il n'y aurait aucun défaut au niveau du microprogramme et où la correction à effectuer serait située au niveau d'une autre couche métal, il faut néanmoins générer un nouveau microprogramme embarqué pour refléter le nouveau numéro de version de la puce et, également, générer une nouvelle version de masque correspondant au niveau métal à corriger. Cette solution implique donc dans ce cas de changer deux niveaux de masque au lieu d'un seul, ce qui la rend plus onéreuse.

Une autre solution consiste à gérer le numéro de version de la puce en le codant en dur par une pluralité de fils reliés, soit à la masse, soit à la tension d'alimentation, de façon à créer un code binaire reflétant le numéro de version de la puce.

Cependant, l'inconvénient de cette solution est lié à son manque de flexibilité. En effet, le codage du numéro de version de la puce est effectué dans un premier temps à un haut niveau de modélisation et ensuite, l'outil automatique de placement routage qui va mettre en œuvre ce codage va coder le numéro de version en répartissant les fils sur plusieurs couches. Par conséquent, comme le numéro de

10

15

20

25

version de la puce est codé sur plusieurs couches, il faut éventuellement régénérer plusieurs niveaux de masque métal si la modification à effectuer n'implique pas les couches où est codé le numéro de version de la puce. La gestion des numéros de version de la puce est donc d'une part, assez complexe à mettre en œuvre et, d'autre part, onéreuse puisqu'il faut intervenir au niveau de plusieurs couches pour modifier le code reflétant le numéro de version.

Aussi, un des buts de la présente invention est de prévoir un dispositif permettant de déterminer la version des différents niveaux de masque métal mis en œuvre dans la fabrication d'un circuit intégré donné, tout en palliant les inconvénients de l'art antérieur, c'est-à-dire qui permet d'identifier de façon simple et automatique, par l'intermédiaire d'une seule et unique application logicielle, les versions de masque correspondant à chaque couche métal du circuit intégré.

Un autre but de l'invention est de réduire le coût de fabrication des circuits intégrés.

A cet effet, la présente invention a pour objet un dispositif pour la détermination de la version de masque métal utilisé pour la fabrication d'une couche métal donnée dans un circuit intégré comprenant une pluralité de couches métaux, toute modification apportée à la couche métal donnée nécessitant la génération d'une nouvelle version du masque métal correspondant, ledit dispositif étant caractérisé en ce qu'il comprend une cellule intégrée à ladite couche métal comprenant au moins une première source de tension pour fournir un premier niveau de tension, au moins une seconde source de tension pour fournir un second niveau de tension et un bus de sortie, composé d'au moins un fil conducteur connecté sélectivement à l'une desdites première et seconde source de tension en fonction de la version de masque métal utilisée pour la fabrication de ladite couche métal, de sorte à fournir un signal binaire de sortie représentatif de ladite version de masque utilisée.

Selon un mode de réalisation préféré, le bus de sortie de la cellule comprend deux fils conducteurs.

10

15

20

25

30

Avantageusement, le nombre de fils conducteurs composant le bus de sortie de la cellule est proportionnel au nombre de versions de masque métal pouvant être utilisé pour la couche métal donnée.

De préférence, à l'intérieur de la cellule, chaque fil conducteur composant le bus de sortie est routé proche de la première source de tension et de la seconde source de tension de façon à faciliter les connexions et déconnexions de l'une à l'autre.

De préférence, la première source de tension comprend une borne d'alimentation.

De préférence, la seconde source d'alimentation comprend une borne de masse.

L'invention concerne également un circuit intégré comprenant une pluralité de couches métaux, caractérisé en ce que chaque couche métal comprend le dispositif selon l'invention décrit plus haut.

D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles :

- la figure 1 montre un schéma d'une couche métal intégrant le dispositif selon l'invention dans une première configuration;

....

1.32.

- la figure 2 montre un schéma d'une couche métal intégrant le dispositif selon l'invention dans une seconde configuration.

La figure 1 montre donc un empilement de couches métaux, respectivement Metal0, Metal1, Metal2 et Metal3, qui forment les couches d'interconnexion d'un circuit intégré. Chacune des couches métaux Metal0 à Metal3 du circuit intégré comprend une cellule Cell spécifiquement dédiée à la détermination de la version du masque métal qui a servi à la fabrication de la couche métal correspondante.

Chaque cellule comprend au moins une sortie. Dans l'exemple de la figure 1, la cellule comprend deux fils conducteurs de sortie S1 et S2 formant un bus de sortie de la cellule. Chaque cellule comprend également au moins une première source de tension se présentant sous la forme d'une borne d'alimentation de façon à

10

15

20

25

30

fournir un premier niveau de tension haut Vdd et au moins une deuxième source de tension se présentant sous la forme d'une borne de masse de façon à fournir un second niveau de tension bas GND. Dans l'exemple de la figure 1, chaque cellule comprend successivement, réparti sur toute la surface de la cellule, une première borne d'alimentation Vdd, une borne de masse GND et une seconde borne d'alimentation Vdd, la borne de masse étant placée entre les deux bornes d'alimentation. A l'intérieur de la cellule, le premier fil conducteur S1 est routé entre la première borne d'alimentation et la borne de masse, et le deuxième fil conducteur S2 est routé entre la borne de masse et la deuxième borne d'alimentation.

Ainsi, à l'intérieur de la cellule Cell, chacun des deux fils conducteurs, respectivement S1 et S2, est routé proche à la fois de la borne d'alimentation Vdd et de la borne de masse GND, de manière à faciliter les connexions et déconnexions des fils conducteurs S1 et S2 d'une borne à l'autre. Le signal de sortie de la cellule résulte en effet d'une combinaison prédéterminée des connexions des fils conducteurs S1 et S2 à la borne d'alimentation ou à la masse au sein de chaque cellule.

Selon le mode de réalisation décrit, le bus de sortie de la cellule formé des deux fils conducteurs S1 et S2 permet donc de fournir un signal binaire de sortie codé sur deux bits. Un tel signal de sortie codé sur deux bits permet de supporter quatre numéros de versions de masque distinctes pour une couche métal donnée, qui se rapportent aux différentes modifications nécessaires pour éliminer successivement plusieurs défauts identifiés dans la couche métal.

Le nombre de fils conducteurs composant le bus de sortie de la cellule est en fait déterminé proportionnellement en fonction du nombre de versions de masque métal désiré pour une couche métal donnée. Au moins un fil conducteur de sortie est nécessaire, ce qui permet de coder deux numéros de version de masque.

Le nombre de versions de masque distinctes pouvant être supporté pour une couche métal donnée est en fait donné par la relation suivante :

nombre de versions = 2 nombre de fils conducteurs composant le bus de sortie de la cellule

10

15

20

25

30

Dans l'état initial représenté à la figure 1, chaque couche métal à une version zéro de son masque correspondant. Dans cette configuration, les deux fils conducteurs S1 et S2 sont connectés à la masse GND à l'intérieur de chaque cellule de chaque couche métal Metal0 à Metal3. Les deux bits formant le signal de sortie de chaque cellule sont donc à l'état zéro, signifiant que chaque couche métal a une version zéro de son masque.

La figure 2 illustre une évolution par rapport à la configuration initiale décrite en référence à la figure 1. Dans l'exemple de la figure 2, le masque métal utilisé pour la fabrication de la couche Metal3 a été modifié de sorte à éliminer un défaut du masque, correspondant à un défaut identifié sur la couche metal3 dans sa configuration initiale. Une nouvelle version du masque, appelée version 1, est alors utilisée pour la fabrication de la couche metal3 du circuit intégré. Les autres couches ne sont pas modifiées et gardent la version zéro de leur masque de fabrication correspondant.

Ainsi, pour les couches Metal0 à Metal2, les deux bits de sortie de chaque cellule correspondante restent à l'état zéro, indiquant que ces couches ont une version zéro de leur masque. Les deux fils conducteurs constituant le bus de sortie de chacune des cellules associées respectivement aux couches Metal0 à Metal2 sont donc toujours connectés à la masse GND.

Quant à la cellule associée à la couche Metal3, son signal de sortie est modifié pour refléter le changement de version du masque métal correspondant à la couche Metal3. Pour ce faire, quand on change le masque Metal3, à l'intérieur de la cellule, une nouvelle configuration des connexions des fils S1 et S2 aux bornes d'alimentation et de masse est sélectionnée. Ainsi, le fil conducteur S1 est déconnecté de la borne de masse GND pour être connecté à la borne d'alimentation Vdd, et la connexion du fil conducteur S2 à la borne de masse GND n'est pas modifiée. Le bit de poids faible fourni par S1 passe à l'état 1, tandis que le bit de poids fort fourni par S2 reste à l'état 0. Cette nouvelle sélection des connexions effectuée à l'intérieur de la cellule associée à la couche Metal3 se traduit par une nouvelle combinaison des bits de sortie de la cellule, qui permet de coder le

10

15

20

25

nouveau numéro de version du masque correspondant à la couche Metal3. Le masque est donc maintenant en version 1. Ce numéro de version est disponible en sortie de la cellule de la couche Metal3 par l'intermédiaire du bus de sortie de la cellule qui fournit le code binaire 0-1 représentatif de la version 1 du masque utilisée pour la fabrication de la couche Metal3. Par la suite, un éventuel nouveau défaut détecté sur la couche Metal3 peut nécessiter la mise en œuvre d'une version 2 du masque correspondant pour le corriger. Dans ce cas, quand on change le masque, un nouveau code binaire représentatif de la version 2 du masque sera généré en sortie de la cellule associée, par exemple le code 1-0. Le bit de poids faible S1 sera alors reconnecté à la masse et le bit de poids fort S2 sera déconnecté de la masse pour être connecté à l'alimentation.

Les informations binaires obtenues en sortie de chaque cellule associées à chaque couche métal du circuit intégré peuvent alors être utilisées par un microprogramme du circuit intégré pour être fournies ultérieurement à une application logicielle externe au circuit intégré. Ces informations binaires peuvent aussi être traitées et fournies directement à l'application logicielle externe par l'intermédiaire de moyens matériels. Par exemple, en référence au mode de réalisation décrit aux figures 1 et 2, les deux bits de sortie de chaque cellule associée respectivement aux quatre couches métaux Metal0 à Metal3, peuvent être regroupés dans un mot de huit bits destiné à être envoyé vers l'application logicielle externe. Ce mot codé sur huit bits étant alors représentatif de la version de masque utilisé pour chaque couche métal Metal0 à Metal3 du circuit intégré.

Ainsi, par l'intermédiaire d'une seule et unique application logicielle, il est possible de déterminer simplement et aisément pour un circuit intégré donné, la version de masque utilisée pour chaque couche métal du circuit intégré et, par conséquent, les défauts qui ont été corrigés pour chaque couche métal puisque chaque version de masque pour une couche donnée correspond à un (ou plusieurs) défaut(s) qui a été (ont été) identifié(s) et corrigé(s).

REVENDICATIONS

- 1. Dispositif pour la détermination de la version de masque métal utilisée pour la fabrication d'une couche métal donnée (Metal3) dans un circuit intégré comprenant une pluralité de couches métaux (Metal0, ..., Metal3), toute modification apportée à la couche métal donnée (Metal3) nécessitant la génération d'une nouvelle version du masque métal correspondant, ledit dispositif étant caractérisé en ce qu'il comprend une cellule (Cell) intégrée à ladite couche métal (Metal3) comprenant au moins une première source de tension (Vdd) pour fournir un premier niveau de tension, au moins une seconde source de tension (GND) pour fournir un second niveau de tension, et un bus de sortie composé d'au moins un fil conducteur (S1, S2) connecté sélectivement à l'une desdites première et seconde source de tension en fonction de la version de masque métal utilisée pour la fabrication de ladite couche métal, de sorte à générer un signal binaire de sortie représentatif de ladite version de masque utilisée.
- 2. Dispositif selon la revendication 1, caractérisé en ce que le bus de sortie de la cellule comprend deux fils conducteurs (S1, S2).
- 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que le nombre de fils conducteurs composant le bus de sortie de la cellule est proportionnel au nombre de versions de masque métal pouvant être utilisé pour la couche métal donnée.
- 4. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que, à l'intérieur de la cellule, chaque fil conducteur composant le bus de sortie est routé proche de la première source de tension et de la seconde source de tension de façon à faciliter les connexions et déconnexions de l'une à l'autre.
 - 5. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que la première source de tension comprend une borne d'alimentation (Vdd).

20


25

5

10

15

- 6. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que la seconde source de tension comprend une borne de masse (GND).
- 7. Circuit intégré comprenant une pluralité de couches métaux (Metal0, ...,
 5 Metal3), caractérisé en ce que chaque couche métal comprend le dispositif selon
 l'une des revendications 1 à 6.






FIG.2




Fig. 1




Fig. 2



BREVET D'INVENTION



Code de la propriété intellectuelle - Livre VI



DÉPARTEMENT DES BREVETS

26 his, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 01 53 04 53 04 Télécopie : 01 42 93 59 30

DÉSIGNATION D'INVENTEUR(S) Page N° J. . / J. .

(Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

léphone : 01 53 04 5	53 04 Télécopie : 01 42 93 59 30		Cet imprimé est à remplir lisiblement à l'encre noire	UB 110 W /260493		
Vos références	pour ce dossier	016680 VG/	cc			
	D'ENREGISTREMENT NATIONAL		02/136(/)			
TITRE DE L'INV Dispositif pour	/ENTION (200 caractères ou l la détermination de la vers	ospaces maximum ion de masque) utilisée pour chaque couche métal d'un circuit intégré	·		
			·	and the second s		
LE(S) DEMANE	DEUR(S):					
STMICROEL	ECTRONICS SA					
	·					
==010115(MT)	CH TANT OURNESTED	PISI : /Indiana	z en haut à droite «Page N° 1/1» S'il y a plus de tu	rois inventeurs,		
DESIGNE(N1)	mulaire identique et num	érotez chaque	page en indiquant le nombre total de pages).			
Nom		DELEULE				
Prénoms		Arnaud				
1 1011115	·		C/O Cabinet BALLOT			
Adresse	Rue		122, rue Edouard Vaillant			
	Code postal et ville	92593	LEVALLOIS-PERRET CEDEX			
Société d'appar	tenance (facultatif)					
Nom				· · · · · · · · · · · · · · · · · · ·		
Prénoms						
Adresse Rue						
	Code postal et ville					
Société d'appar	rtenance (facultatif)					
Nom						
Prénoms						
Adresse	Rue		•			
	Code postal et ville					
Société d'appa	rtenance (facultatif)					
OU DU MAND (Nom et qual Jean-Paul BE N° 99-0308	MANDEUR(S) DATAIRE ité du signataire)					
Cabinet BAL	LOT Allow					

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

4,